

دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده هندسه برقی
سکونت ۱۰

دانشگاه صنعتی خواجه نصیرالدین طوسی

دانشکده مهندسی سین و کامپیوٹر

پایان نامه دوره کارشناسی ارشد مهندسی برق -الکترونیک


طراحی و شبیه سازی یک حلقه قفل تأخیر دیجیتال یاند یعنی

توضیحات

محمد حدادیان نژاد یوسفی

استاد راهنمای:

دکتر مهدی احسانیان



زمستان ۱۳۹۱

حلقه های قفل تأخیر^۱ به طور گسترده در سیستم های مجتمع مورد استفاده قرار می گیرند. حلقة قفل تأخیر یک سیستم حلقة بسته ساده است که قادر است سیگنال کلکی که رابطه فاز دقیقی با کلک مرجع دارد را تولید کند. با توجه به اینکه سیستم حلقة بسته است، این رابطه فاز بین کلک ورودی و خروجی، فرایند پروسه و دما را دنبال می کند. دقت رابطه فاز بین کلک ورودی و خروجی به پارامترهای طراحی DLL، مشخصه های عدم تطابق در فرایند ساخت و منابع نویز قطعی مانند نویز منابع مستقل، وابسته است. کیفیت کلک تولید شده به نوعی تعیین کنندهی کارایی کل سیستم می باشد. با توجه به مجتمع سازی ساده تر مدارهای دیجیتال و سرعت قفل شدن بیشتر DLL های دیجیتال، استفاده از DLL های دیجیتالی گسترش پیدا کرده است.

هدف از انجام این پروژه طراحی و شبیه سازی یک حلقة قفل تأخیر دیجیتال است که از لحاظ عملکرد جیتر نسبت به کارهای گذشته بهتر باشد و در فرکانسی حدود 1GHz کار کند. یکی از پارامترهای طراحی رزولوشن خط تأخیر است که باید تا حد ممکن کوچک باشد که برای DLL مورد نظر در حد 30ps کافی است. پارامتر دیگری که در طراحی لحاظ می شود این است که جیتر کل مدار کمتر از 15 سیکل باشد. در طراحی انجام شده سعی شده است که سیستم تا حد ممکن ساده باشد و از مدارهای اضافی پرهیز شود.

در این پروژه با بررسی ساختارهای مختلف خط تأخیر، خط تأخیری طراحی شده است که علاوه بر اینکه هر دو لبه را تأخیر می دهد و دورهی کارکرد^۲ سیگنال را نیز کم نمی کند، در بازهی نسبتاً وسیعی عملکرد تقریباً خطی دارد. این خط تأخیر از دو خط تأخیر ظریف^۳ و خط تأخیر درشت^۴ تشکیل شده است. یک ساختار جدید برای خط تأخیر ظریف پیشنهاد شده است که عملکرد تقریباً خطی دارد و با استفاده از ترکیب خط تأخیر درشت و خط تأخیر ظریف، خط تأخیری با محدودهی تأخیر وسیع طراحی شده است.

یک مدار کنترلی جدید نیز پیشنهاد شده است که علاوه بر اینکه سرعت قفل شدن خوبی دارد و مشکل از دسته دادن چند کلک ورودی را از بین برده است، باعث بهبود عملکرد جیتر مدار می شود. در این هر روزه یک حلقة قفل تأخیر دیجیتال باند پهن طراحی و سپس با استفاده از نرم افزارهای ADS 2009 با تکنولوژی XILINX ISE MATLAB Simulink TSMC CMOS 0.18um شبیه سازی شده است.

واژه های کلیدی: حلقة قفل تأخیر دیجیتال، خط تأخیر ظریف، جیتر، پهنهای باند، SAR، آشکارساز فاز

¹ Delay Locked Loop

² Duty Cycle

³ Fine Delay Line